
HM53462シリース

半1500

65,536-word×4-bit Multi Port CMOS Dynamic RAM (with Logic operation mode)

HM53462 は、64k ワード× 4 ビットダイナミック RAM ポートおよび 256ワード×4ビットシリアルアクセスメモリ (SAM) ポートを搭載し た 262、144 ピットマルチポートメモリです。 SAMポートは 256ワード× 4ビットシリアルリード/ライトアクセスコントロールゲートを通して、 1,024ビットデータレジスタと接続しています。リードデータ転送サイク ルでは、メモリセルデータはRAMポートの選択ワート線からデータレジ スタに転送されます。ライトデータ転送サイクルでは、シリアルデータ レジスタからメモルセルにデータが転送され、また、シリアル入出力ピ ン (SI/O) を入力モートにします。 さらに擬似データ転送サイクルでは、 SI/Oを入力モードにし,RAM-SAM間のデータ転送は行いません。 RAMポートは従来の動作モードに加え、新しくライトマスク機能を適用 し、4つのデータビットから任意に霄込みビットが指定可能となりまし た。また、RAMボートには論理演算モードを追加しました。これにより、 従来3ステップ (Read, Logic operation, Write) 必要だったメモリセル データと外部データの論理演算を1ステップで行うことが可能となりま

また、 2μm CMOS プロセス技術の採用により、高速シリアルアクセ ス動作、低消費電流が実現しました。入力および出力はクロックを含め てすべてTTLとコンパチブルです。



■特 長

- ●マルチポート構成です。
- RAM: 64kワード×4ビット SAM: 2567- F × 4 E y F
- 400mil 24ピンプラスチックDIPおよび24ピンプラスチ ックZIP
- 2層ポリシリコン/ポリサイドn-ウェル CMOSプロセ
- 5 V 単一電源 (±10%)
- ●低消費電力 動作時 RAM: 380mW(max.) SAM: 220mW(max.)
- スタンバイ時 40mW(max.) ●アクセス時間 RAM: 100ns/120ns/150ns
- SAM: 40ns/ 40ns/ 60ns ●サイクル時間
- ランダムリード / ライトサイクル時間 (RAM) 190ns/220ns/250ns
- シリアルリード/ライトサイクル時間 (SAM) 40ns/ 40ns/ 60ns
- ●入出力はTTLとコンパチブルです。
- ●リフレッシュ形式 256リフレッシュサイクル/4ms ●リフレッシュ機能 RAS only refresh
- CAS before RAS refresh Hidden refresh
- ●データ転送動作(RAM=SAM)
- ●高速シリアルアクセス動作はRAMポートと非同期です。 (データ転送サイクルを除く。)
- ●リアルタイムリード転送が可能です。


250

(HITACHI

A. [11

Vcc 12

■ピン配置



ピン数	明		
£ 5	ピン名称	12 7	E>1
10~A7	アドレス入力	WE	ライトイナー
/O1 ~ 1/O4	RAMボートデータ入出力	DT/OE	チーナ転送/出:

14 As

13 A7

(上面図)

12 5	ピン名称	12 9	E > 8.14
A0~A7	アドレス入力	WE	ライトイキーブル
1/01~1/04	RAMボートデータ人出力	DT/OE	デーナ転送/出力イネーブル
SI/01~SI/04	SAMボートナータ人出力	SOE	SAM# - 1 1 1 - 7 11
RAS	ロウアドレスストローブ	Vec	夏州
CAS	カラムアドレスストローブ	V ,,	接地
SC	シリアルクロック		


●ライトマスクモードが可能です。

- ●Din-Dout間の論理演算が可能です。
- ●SAM構成の変換が可能です。(1,024ワード×1ビット)

■ 製品ラインアップ

製品名	アクセス時間	パッケージ
HM53462P-10	100ns	400mil
HM53462P-12	120ns	24ピン
HM53462P-15	150ns	ブラスチック DIP
HM53462ZP-10	100ns	241.7
HM53462Z1'-12	120ns	プラスチック ZIP
HM53462ZP-15	150ns	// ^ 7 7 7 611

國ブロックダイアグラム



圖絶対最大定格

	ηį	П		記号	定格 値	単位
72	7.	Æ	EE • 1	V_T	-1.0-+7.0	V
76	ifQ.	TI.	Æ • •	Vcc	-0.5-+7.0	V
H:	力質	18 T	ifi	love	50	m A
11	*	IR.	失	Pī	1.0	w
firh.	作	in.	度	T.,,	0~+70	,c
(空	- tī	j <u>u</u>	16.	Tee	-55~+125	·c

注) *1. Vままに対して

■推奨動作条件 (Ta=0~+70°C)

	गा	B		記号	min.	typ.	max.	単位
Ę	i/Ģ.	框	圧	Vcc	4.5	5.0	5.5	v
				VIH	2.4	-	6.5	V
入	カ	म्	Æ	VII	-1.0	_	0.8	v

注)全用目Vssに対しての内容機

SOEからのアクセス時間

シリアルデータ出力ホールド時間(SCハイレベル時)

シリアル出力パッファターンオフ遅延(SOEに対して)

DT・RASホールド時間(リードデータ転送サイクル)

シリアルテータ入力セットアップ時間

シリアルデータ入力ホールド時間

DT・RASセットアップ時間

SCパルス幅

SCブリチャージ幅

(1) HITACHI

HM53462-10 HM53462-12 HM53462-15

251

HM53462シリーズ― ■DC電気的特性 (Ta=0~+70℃, Vcc=5.0V±10%, Vss=0V)

	• • •	SAM#		HM53462-10	HM53462-12	HM53462-15	単位
RAM#- F	記号	スタンパイ時	動作時	111133402 10	111133102 10		
動作電流	lccı	. 0	×	70	60	50	mΛ
RAS. CAS Cycling.	Ice1	×	0	110	100	80	mΑ
スタンバイ電流	Icci	0	×	7	7	7	m۸
RAS. CAS = VIH	Icc:	×	0	40	40	30	mΛ
RASオンリ リフレッシュ電流	Iccs	0	×	60	50	40	mΑ
RAS Cycling. CAS = V _{IH} , t _{RC} = min.	lccs	×	0	100	90	70	m/
ページモード電流	Icc.	0	×	50	40	35	m/
\overline{CAS} Cycling, $\overline{RAS} = V_{IL}$, $l_{PC} = \min$.	Iccio	× .	0	90	80	65	m/
CASピフォ RAS リフレッシュ電流	lccs	0	×	60	50	40	m/
RAS = Cycling.	Icen	×	0	100	90	70	m/
データ転送電流	Icce	0	×	75	65	55	m
RAS, CAS Cycling. Inc = min.	Icc12	×	0	115	105	85	m

項 目	記号	min.	max.	単位
入力リーク電流	ILI	-10	10	μΛ
出力リーク電流	ILO	-10	10	μA
出力端子電圧(Jon=-2mA)	Voн	2.4	_	V
出力端子電圧(Iot=4.2mA)	Vol		0.4	v

學突得

項	B	記号	min.	typ.	max.	単 位
アドレス		Cn	-		5	pF
クロック		Cız	-	-	5	pF
I/O, SI/O		Cis	_	-	7	pF

国AC特性 ($Ta=0\sim+70^{\circ}\text{C}$, $Vcc=5V\pm10\%$, Vss=0V)1),10),11)

	47.0	HM53	462-10	HM53	462-12	HM53	462-15	単位	徒
項	記号	min.	max.	min.	max.	min.	max.	17.02.	
ランダムリード・ライトサイクル時間	Inc	190	-	220	_	260	_	ns	
リードモディファイライトサイクル時間	IRHC	260	_	300	-	355		ns	
ページモードサイクル時間	lpc	70	-	85	-	105		ns	
RASからのアクセス時間	tanc	-	100	-	120	_	150	ns	2.
CASからのアクセス時間	ICAC	_	50	-	60	-	75	ns	3.
出力パッファターンオフ遅延(CASに対して)	lorri	0	25	0	30	0	40	ns	
トランジション時間(上昇/下降)	l _T	3	50	3	50	3	50	ns	-
RASプリチャージ時間	lar	80	_	90	-	100	-	ns	_

л В	記号	HM53462-10		HM53462-12		HM53	62-15	15 単位	iŧ
л	eC 7	min.	max.	min.	max.	min.	max.	-1-0	
RASバルス幅	IRAS	100	10.000	120	10,000	150	10,000	กร	
で不らパルス幅	ICAS	50	10,000	60	10.000	75	10,000	ns	
RAS·CAS遅延時間	Inco	25	50	25	60	30	75	ns	7
RASホールド時間	LRSH	50	-	60	-	75		ns	
CASホールド時間	lcsn	100	_	120		150		ns	
CAS・RASブリチャージ時間	lcap	10	_	10		10		ns	
ロウアドレスセットアップ時間	LASR	0		0	_	0	_	ns	
ロウアドレスホールド時間	IRAH	15	_	15		20		ns	
カラムアドレスセットアップ時間	LASC	0		0	- 1,	0		ns	
カラムアドレスホールド時間	IC AH	20		20		25		ns	
ライトコマンドセットアップ時間	lwcs	0	-	0	_	0		ns	8
ライトコマンドホールド時間	lwcH	25		25		30		ns	
ライトコマンドパルス幅	lwp	15		20		25		ns	
ライトコマンド・RASリード時間	lawi	35	_	40	_	45		ns	
ライトコマンド・CASリード時間	tews	35		40	_	45		ns	
データ入力セットアップ時間	lus	0		0		0		ns	9
データ入力ホールド時間	ton	25	-	25	_	30	_	ns	8. 9
リードコマンドセットアップ時間	IRCS	0		0		0	_	ns	
リードコマンドホールド時間	lach	0		0		0		ns	
リードコマンドホールド時間(RASに対して)	LRRH	10		10		10		ns	
リフレッシュ周期	IREF	_	4	-	4	_	4	ms	
RASパルス幅(リードモディファイライトサイクル)	laws	170	10000	200	10000	245	10000	ns	
CAS·WE遅延	lewb	85		100		125	-	ns	8
CASセットアップ時間(CASピフォRASリフレッシュ)	tesa	10	-	10		10	·-	ns	
でASホールド時間(でASピフォRASリフレッシュ)	LCHR	20		25		30		ns	
RASプリチャーン・CASホールド時間	IRPC	10	_	10		10		ns	
CASブリチャージ時間	lcr	10		15	_	20		ns	
OEからのアクセス時間	losc	_	30		35	_	40	ns	
出力パッファターンオフ遅延(OEに対して)	lorra	0	25	0	30	0	40	ns	
OE・データ入力遅延時間	tono	25	-	30		40		ns	
OEホールド時間(WEに対して)	toen	10		15	_	20	-	ns	
データ入力・CAS遅延時間	lozc	0	_	0	_	0	_	ns	
データ入力・OE遅延時間	lozo	0		0	-	0	-	ns	
OE·RAS遲延時間	loru	35	_	40	_	45	_	ns	
シリアルクロックサイクル時間	Iscc	40	_	40	_	60	_	ns	
SCからのアクセス時間	Isca	_	40	_	40	_	60	ns	10
				1	1	1	1	1	1

(the hitachi

ISEA

tsc 10

lscr 10

lson.

ISEZ

lsis 0

tors

IRDH

10

15

0

25

25

30

25

10

10

25

0

110

10

10

10

0

20

0

90

40

30

ns

ns

HM53462シリース・

л В	紀号	HM53	462-10	HM53	162-12	HM53462-15		単位	ίŧ
- Д	86.7	min.	max.	min.	max.	min.	max.	71.12	<u> </u>
DT・RASホールド時間	loth	15	_	15	-	20	_	ns	
DT・CASホールド時間	lcon	20	_	30	1	45	_	ns	
ラストSC・DT遅延時間	Ison	5	-	5	_	10		ns	
ファーストSC・DTホールド時間	lson	20	_	25	_	30		ns	
DT·RAS遅延時間	lors	10	_	10	_	10.		ns	
WE・RASセットアップ時間	lus	0	-	0	_	0	_	ns	
WE・RASホールド時間	lw _H	15	-	15	_	20		ns	
I/O・RASセットアップ時間	lins	0		0	_	0		ns	
I/O・RASホールド時間	l _{MH}	15	_	15		20		ns	
シリアル出力パッファターンオフ遅延(RASに対して)	Isnz	10	50	10	60	10	75	ns	
SC・RASセットアップ時間	Isas	30		40	_	45		ns	
RAS·SC運延時間	ISRD	25		30		35	_	ns	
シリアルデータ入力遅延時間(RASに対して)	lsio	50		60		75	_	ns	
シリアルデータ入力・DT遅延時間	iszo	0	-	0		0	_	ns	
SOE・RASセットアップ時間	les	0	_	0	·-	0		ns	
SOE・RASホールド時間	len	15	_	15	_	20		ns	
シリアルライトイネーブルセットアップ時間	Isws	0		0		0		ns	
シリアルライトイネーブルホールド時間	lswn	35	_	35	_	55	_	ns	<u> </u>
シリアルライトディスエーブルセットアップ時間	Iswis	0	_	0	_	0		ns	
シリアルライトディスエーブルホールド時間	Iswin	35		35	_	55	_	ns	
DT・Sout遅延時間(Low-Z状態に対して)	Intz	5	-	10	-	10	-	ns	


- た 0.0 Constant Con

(HITACHI 254


HM53462シリーズー ●ディレイドライトサイクル IRAS RAS . IRSH CAS. WE 2 DT, OE VALID Din High Z Do not care


●1) WEがハイレベルの場合。1/0ビン1~4のデータはすべてノモリセルに得き込まれる。 WFがロウレベルの場合。RXSの立ち下がり時に1/0がハイレベルである場合を除いて

●リードモディファイライトサイクル



41) WEがいイレベルの場合、I/Oピントーイのデータはすべてノモリセルに得き込まれる。 WEがロウレベルの場合、RXSの立ち下がり時にI/Oがいイレベルである場合を強いて得き込み的作は行われない。






(1) HITACHI


-HM53462シリーズ

●ページモードリードサイクル RXS. -- IRSH-INCH INCS INCH WE Z teac torr1 VALID VALID VALID Dout DT/OE #////// Do not care



*1) WEがいイレベルの場合。1/0セン1~4のデータはすべてノモリセルに舞き込まれる。 WEがロウレベルの場合。RASの立ち下がり時に1/0かいイレベルである場合を除いて舞き込み動作は 行われない。

255



44000 - 1000 ■解 説

1. 論理演算モード

HM53462は、論理演算ユニットを内蔵し、グラフィッ クプロセス単純化を実現しました。論理は論理演算セッ トノリセットサイクルで決定され、このサイクルに引き 続いてのライトサイクルで演算が実行されます。論理演 算モードでは、リードモディファイライトサイクルが内 部で行われ、メモリセルデータをDinとそれまでのメモ 2.2 ライトマスク機能 リセルデータ間の論理演算によって新しいデータに転換 します。

2. 論理演算セット/リセットサイクル

RAS降下時にCASおよびWEがロウレベルに移行して いると、論理演算セット/リセットサイクルが開始しま す(図1)。論理コードおよびマスクされるピットは、そ れぞれRASの立ち下がりエッジでのAxo-s状態とI/Oピン 1~4状態で決定します。また、このサイクルにおいて CASピフォ RASリフレッシュ機能も実行されます。従来 のCASピフォRASリフレッシュを実行する場合は、RAS ロウレベル時にWEをハイレベルにする必要があります。

2.1 論理コード

表1に論理コードを示します。電源投入後、論理コー ドは"THROUGH"に初期化されます。論理コードが (Ax1, Ax2, Ax1, Ax0)ー(0, 0, 1, 1) の場合、SAM構成は 内部のパラレルシリアル変換器を使って1,024ワード×1 ピットに変化します (図2)。SAM構成が変化した場合、 データ転送サイクルを行い、SAM セレクタを初期化す る必要があります。

HM53462は 2種類のマスクレジスタ (レジスタ1、レ シスタ 2) を内蔵しています。ライトサイクル時 RAS の立ち下がりエッジでWEがロウレベルに移行している と、レジスタ1がセットされ、このサイクルの間のみマ スクデータは有効となります。一方、レジスタ2は論理 演算セット/リセットサイクルにおける1/0ピンレベル により決定し、マスクデータは次回の論理演算セット! リセットサイクルまで有効です。もし、レジスタ1が論 理演算モード時にセットされたならば、2つのマスクデ ータが存在可能となりますが、その場合はマスクデータ としてレジスタ1のデータが選択され、論理はこのサイ クルの間のみ"THROUGH"となります (図3)。




図1.論理演算セット/リセットサイクル

(1) HITACHI 266

2)×Iモード (SAM構成:1,024×1)

HM53462シリーズー





図2. SAMデータのシフト方法


		Logic operation set/reset cycle	Write cycle	Write cycle	Write cycle	Write cycle
AS						
CAS		,r,	.H.	-H.	•H•	.н.
VE	-	.r.	.н.	.r.	·H.	.H.
/01	-		°0"Write	Masked	*1*Write	*0*Write
/02			Masked	"1" Write	Masked	Masked
/03			Masked	"0"Write	Masked	Masked
/04			*1" Write	Masked	*0*Write	1°Write
Lo	gic		AND1	THROUGH	ANDI	ANDI
		Mask reg.2 is set I/O2,3 :Masked Assume that the logic is set to "AND1".		Mask reg.l is set, and valid only in this cycle. I/O1,4:Masked		

図3. 論理演算モード

表1. 論型コード(FC0~3は論理演算セットサイクルにおいてAxo~Ax3とする。)

	}	LOGIC		FC0	FC1	FC2	FC3
]	Write Data	Symbol	rcu	rcı	F C 2	F C3
		Zero	0	0	0	0	0
		Di · Mi	AND1	1	0	0	0
		Di⋅Mi	AND2	0	1	0	0
→SAM構成は1,024ワード×1ビットに変換する	-	X4X1	1	1	0	0	
		Di · Mi	- AND3	0	0	1	0
→論理演算モードリセット		Di	THROUGH	1	0	1	0
	Di · Mi + Di · Mi	EOR	0	1	1	0	
	Di + Mi	OR1	1	1	1	0	
	Di · Mi	NOR	0	0	0	1	
		Di · Mi+ Di · Mi	ENOR	1	0	0	1
		Di	INVI	0	1	0	1
		Di + Mi	OR2	1	1	0	1
		Mi	INV2	0	0	1	1
Di: 対部Din Mi: ノモリセルデータ	Di + Mi	OR3	1	0	1	1.	
	Di + Mi	NAND	0	1	1	1	
		ONE	1	1	1	1	1





(b) HITACHI

S1/04

267